摘 要： 基于不断发展的系统级封装技术，提出了一种用于芯片间高速互连的新型可集成的物理器件：硅基毫米波介质填充波导。文中阐述了该器件的物理原理，采用建模、仿真相结合的方法对该模块进行了结构设计，利用新的设计思路结合半导体工艺解决了毫米波互连结构内部的反射、电压驻波比(VSWR)、信号耦合、准 TEM?TE?准TEM转换传输问题以及毫米波互连结构阵列中信号泄露的问题，并利用半导体与MEMS加工工艺加以实现。测试结果表明宽度为680 μm的单通道矩形波导，-10 dB带宽为9.8 GHz，相对带宽为12.56%;传输损耗为1 dB/cm，工作频带内相邻波导之间串扰低于-40 dB，可以形成大阵列并进行集成，从而实现芯片间数据的并行传输。
关键词： 工程师职称论文发表,毫米波,介质填充波导,芯片间互连,系统级封装
Research on millimeter?wave dielectric filled rectangular waveguide for system?in?package
WANG Qi?dong1， 2， Daniel Guidotti1， 2， 3， CAO Li?qiang1， 2， WAN Li?xi1， 2， YE Tian?chun1， 2
(1. Institute of Microelectronics， Chinese Academy of Sciences， Beijing 100029， China;
2. National Center for Advanced Packaging (NCAP China)， Wuxi 214135， China; 3. Georgia Institute of Technology， Atlanta， USA)
Abstract： With the boost of system?in?package (SiP) technology， a brand new physical component for chip?to?chip high?speed interconnection is proposed in this paper. The physical principle is described. The method to combine the modeling with simulation was used to design the structure of the module. In combination with the semiconductor technology， the new design method is utilized to solved the problems of reflection inside millimeter wave interconnection structure， VSWR (voltage standing wave ratio)， signal coupling， quasi TEM?TE?quasi TEM transition and signal leakage in millimeter wave interconnection structure array. The state?of?art planar semiconductor process and MEMS process are applied to the implementation of the component. The testing result indicates the single channel rectangular waveguide with width of 680 um has -10 dB bandwidth at 9.8 GHz， the relative bandwidth is 12.56%， transmission loss is 1dB/cm， and the crosstalk between adjacent channels is below -40 dB. The silicon filled rectangular waveguides are able to be integrated into big array to realize the high bandwidth parallel communication from chip to chip.
Keywords： millimeter wave; dielectric filled waveguide; chip to chip interconnection; system?in?package
0 引 言
高速电路信号传输的码率在过去几十年中不断增加，上升沿越来越陡直，这意味着信号中的高频分量也在不断提升，其对应的波长已经与封装尺寸接近。由于超级计算机的处理器与内存之间存在大数据量传输的需求，世界范围的重要研究机构先后加入高性能计算节点的内存墙解决方案的研究。研究热点主要集中在内存架构的优化[1]、内存的新型封装形式[2]、高速光学互连[3]、高速铜互连[4]、新型互连方式[5]等。随着半导体加工工艺、MEMS工艺、三维堆叠技术的迅猛发展以及CMOS在毫米波波段显示出的取代Ⅲ?Ⅴ族芯片的能力，结合毫米波高带宽的优势，我们提出了用于短距离高速连接的毫米波介质波导器件。该器件具备低损耗、互连结构间相互屏蔽、更小的特征尺寸和易于集成的特点。
1 硅基毫米波波导的设计
1.1 硅基填充的矩形波导 矩形波导是截面形状为矩形的金属波导管，波导内常填充空气，[a，][b]分别表示波导内壁的宽边和窄边尺寸，所填充介质的介电常数为[ε，]磁导率为[μ，]如图1所示。
图1 矩形波导
在本文中，器件工作均在E波段(60～90 GHz)。毫米波矩形波导内TE20/TE01模出现的频率点是基模TE10的2倍。因TE10模出现的频点已经很高，在不考虑色散问题的情况下，矩形波导将有极大的带宽用来进行调制后的单模信号传输。矩形波导中TE10模的截止频率为：
[fc10=c2aμrεr=c2a?n]
式中：[εr]与[ur]分别是导体内填充介质的相对介电常数与相对磁导率;c为真空中光速。
该截止频率主要与两个参数有关，一是[cn，]即介质中波的传播速度;另一个是波导的宽边长度[a，]两者为反比关系。选用高折射率的介电材料可以减小矩形波导的宽度，提高集成度。硅的折射率达到3.4，机械特性好，且可利用先进的半导体与MEMS加工工艺，是理想的矩形波导填充介质。本文利用高阻硅晶圆制备波导结构，材料在10 GHz时损耗角正切为0.001 2。
1.2 探针天线及馈入结构
芯片I/O端口的高速电信号传输常使用共面波导结构，其电磁场的模式为准TEM，而矩形波导的基模为TE10。本文设计了介质波导中的探针天线实现模式转换，如图2所示。为保证电连接，在探针结构的上方设置了尺寸略大于探针半径的圆形焊盘。焊盘外是隔离区，该区域内不存在金属;在隔离区的外侧、硅的表面，制作覆盖整条波导宽面与窄面的铜层;探针天线长度为[14]介质内波长，其数学处理方法与同轴馈线近似。
图2 探针天线结构图
根据图3的数值仿真，可以看到在宽边固定的情况下，天线输入阻抗的实部[R]在截止频率附近随频率的增加迅速减小;工作频段内，阻抗的实部因为趋肤效应的关系，随着频率逐渐升高。输入阻抗的虚部X同样在截止频率附近随频率的增加迅速减小，工作频段内变化趋缓并显示出线性趋势。其电抗值可以通过调节探针的高度和波导的窄边宽度实现。
图3 探针天线输入阻抗的实部与虚部随波导窄边宽度的变化
在70 GHz频率下，硅基矩形波导中探针天线输入阻抗约为5～10 Ω，而信号源的输出阻抗一般为50 Ω，在波导的正面加入渐变的共面波导，以匹配两端的阻抗。
1.3 相邻波导防串扰结构
天线耦合结构在形式上相当于一个单极天线，其特点是幅射的电磁场不具备方向性，因此波导中的受激电场将同时沿着正向与反向传播。由于波导直接在高阻硅衬底上制备，因此沿正向传播的电磁场可以直接耦合至接收端的天线结构，而沿反向传播的电磁场则进入衬底造成能量损耗。在E波段下，波导的近端串扰最高可达 -3 dB，远端串扰也会在-5 dB左右。本文在波导的两个端面形成楔形结构，通过波导的截止特性阻止电磁场外泄，其中楔形结构的端面[T]与波导的端面相连，如图4所示。
图4 楔形结构示意图
对楔形结构的长度tap_d，波导与晶圆连接端面宽度tap_w，楔形结构厚度tap_z进行参数优化，相邻波导间的近端串扰在E波段(60～90 GHz)下，耦合功率最高时仅有-40 dB，远端串扰为-42 dB。这说明在同一衬底上相邻波导间的耦合能量得到极大的抑制，见图5。
图5 含有楔形结构的波导间串扰
1.4 波导整体建模
本文利用HFSS三维全波仿真软件建立了硅基填充矩形波导的模型，见图6。与传输性能相关的物理量包括：波导体的宽边长度、窄边长度，楔形结构的z方向长度、窄端面宽度，共面波导中信号线的初始宽度，渐变终止宽度、初始位置距渐变终止位置的长度、铜面厚度，探针天线的直径、深度与捕捉焊盘直径。
图6 波导三维模型
2 波导阵列制备
经过多次流片，先后解决了厚胶光刻侧壁定义、深槽深孔一次性刻蚀、深槽深孔金属化、含有槽孔结构的晶圆表面金属蚀刻等工艺难题，并研究了将干膜工艺带入半导体加工的方法，最终形成了一套成熟的硅基毫米波介质填充波导的工艺制备流程，在此基础上完成了波导阵列的制备。制备工艺流程如图7所示。
图8显示了最终完成的波导结构的其中一端。
2 测试结果与集成演示
器件测试使用了中国计量研究院的Anritsu MS4647A网络分析仪，搭配Anritsu 3743A扩频器、网络分析仪DC?70 GHz，通过扩频模块扩展至110 GHz，探针为Cascade 200 pitch GSG。探针与扩频模块通过同轴连接，由此可以测试DC?110 GHz内全频段[S]参数，如图9所示。
图7 工艺流程
图8 制备完毕的波导结构
图9 S参数测试
从图10(a)中S参数的测试结果可以看出，-10 dB带宽为73.15～82.95 GHz，相对带宽为12.56%。在该带宽内，2 cm长的波导损耗约为2 dB，波导结构的单位长度损耗为1 dB/cm，与计算、仿真值基本一致;VSWR在该频段内约为1.8。测试结果见图10。
根据测试结果，该波导在16 QAM的调制方式下，有能力取得单通道40 Gb/s的单通道传输速率，远高于目前铜线传输的极限。所制备的波导阵列可利用3D封装的方法，使用倒装焊技术，与含有调制/解调功能的有源芯片直接集成实现高速互连。
3 结 语
本文提出了硅基填充矩形波导的概念，通过理论计算与建模仿真，揭示了其内在的物理机制。将自由空间中的单极天线结构引入波导中，研究了探针天线在介质填充波导中的耦合方式。最后对器件进行了加工，获得了一套成熟的硅基填充矩形波导阵列的工艺制备流程。器件的测试结果显示：单通道的矩形波导宽度为680 μm，-10 dB带宽达到9.8 GHz，相对带宽达到12.56%;单位距离的损耗为1 dB/cm，工作频带内串扰低于-40 dB，可以形成大阵列并能够在系统内集成，经过高阶调制后可实现高带宽数据的并行传输。
图10 2 cm波导的S参数与VSWR测试结果
参考文献
[1] JACOB P， ZIA A， ERDOGAN O， et al. Mitigating memory wall effects in high?clock?rate and multicore CMOS 3?D processor memory stacks [J]. Proceedings of the IEEE， 2009， 97： 108?122.
[2] QI W， TONG Z. Design techniques to facilitate processor power delivery in 3?D Processor?DRAM integrated systems [J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems， 2011， 19： 1655?1666.
[3] HADKE A， BENAVIDES T， YOO S J B， et al. OCDIMM： scaling the DRAM memory wall using WDM based optical interconnects [C]// HOTI '08 16th IEEE Symposium on High Performance Interconnects. [S.l.]： IEEE， 2008： 57?63.
